一些網(wǎng)友詢問國美小編“金士頓內(nèi)存DDR3 1600(4GB)駭客神條時(shí)序可以改么？”，所以國美小編總結(jié)了有關(guān)金士頓內(nèi)存的相關(guān)知識，現(xiàn)在和大家一起分享。

　　不可以改的，你改的只是內(nèi)存的時(shí)序，不會影響到內(nèi)存的顆粒的。這個操作其實(shí)沒有更改內(nèi)存的任何物理性質(zhì)，只是在邏輯方面修改一下，只有在修改電壓的情況下才有可能損壞內(nèi)存的顆粒。同時(shí)，修改時(shí)序如果與系統(tǒng)的其他硬件產(chǎn)生兼容性問題的情況就會造成死機(jī)或者無法開機(jī)的情況的。

　　CL(CAS Latency)：為CAS的延遲時(shí)間，這是縱向地址脈沖的反應(yīng)時(shí)間，也是在一定頻率下衡量支持不同規(guī)范的內(nèi)存的重要標(biāo)志之一。

　　內(nèi)存負(fù)責(zé)向CPU提供運(yùn)算所需的原始數(shù)據(jù)，而目前CPU運(yùn)行速度超過內(nèi)存數(shù)據(jù)傳輸速度很多，因此很多情況下CPU都需要等待內(nèi)存提供數(shù)據(jù)，這就是常說的“CPU等待時(shí)間”。內(nèi)存?zhèn)鬏斔俣仍铰?，CPU等待時(shí)間就會越長，系統(tǒng)整體性能受到的影響就越大。因此，快速的內(nèi)存是有效提升CPU效率和整機(jī)性能的關(guān)鍵之一。

　　在實(shí)際工作時(shí)，無論什么類型的內(nèi)存，在數(shù)據(jù)被傳輸之前，傳送方必須花費(fèi)一定時(shí)間去等待傳輸請求的響應(yīng)，通俗點(diǎn)說就是傳輸前傳輸雙方必須要進(jìn)行必要的通信，而這種就會造成傳輸?shù)囊欢ㄑ舆t時(shí)間。CL設(shè)置一定程度上反映出了該內(nèi)存在CPU接到讀取內(nèi)存數(shù)據(jù)的指令后，到正式開始讀取數(shù)據(jù)所需的等待時(shí)間。不難看出同頻率的內(nèi)存，CL設(shè)置低的更具有速度優(yōu)勢。

（答案編輯：小照）